串，并联终端匹配原理* |+ c) M; T- j" Y; _1 v
1.并联终端匹配的理论出发点是在信号源端阻抗很小的情况下,通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配,达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。7 w- o* B% ?   @! k   Z8 u! y' C
并联终端匹配后的信号传输具有以下特点：
A 驱动信号近似以满幅度沿传输线传播;9 f$ q0 q2 }, O0 S   H! k
B 所有的反射都被匹配电阻吸收;
负载端接受到的信号幅度与源端发送的信号幅度近似相同。. T0 m' @6 H8 c: X# C
在实际的电路系统中,芯片的输入阻抗很高,因此对单电阻形式来说,负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω,则R值为50Ω。如果信号的高电平为5V,则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小,这种单电阻的并联匹配方式很少出现在这些电路中。
双电阻形式的并联匹配,也被称作戴维南终端匹配,要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配,每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力,两个电阻值的选择必须遵循三个原则：
⑴． 两电阻的并联值与传输线的特征阻抗相等;
⑵． 与电源连接的电阻值不能太小,以免信号为低电平时驱动电流过大;
⑶． 与地连接的电阻值不能太小,以免信号为高电平时驱动电流过大。
并联终端匹配优点是简单易行;显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关？;双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外,单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用,而双电阻方式需要两个元件,这就对PCB的板面积提出了要求,因此不适合用于高密度印刷电路板。6 r0 E& K/ O: K) Z+ H
5 a# w! o/ g5 b- O4 i( E4 Y" Q/ b2 f6 }
0 E: S+ |1 J' K: Y
2.串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下,在信号的源端和传输线之间串接一个电阻R,使源端的输出阻抗与传输线的特征阻抗相匹配,抑制从负载端反射回来的信号发生再次反射.4 y5 x   E( S4 P" Z# r
串联终端匹配后的信号传输具有以下特点：; `4 N2 q0 v' U
A   由于串联匹配电阻的作用,驱动信号传播时以其幅度的50％向负载端传播;
B 信号在负载端的反射系数接近＋1,因此反射信号的幅度接近原始信号幅度的50％。
C 反射信号与源端传播的信号叠加,使负载端接受到的信号与原始信号的幅度近似相同;
D 负载端反射信号向源端传播,到达源端后被匹配电阻吸收;
E 反射信号到达源端后,源端驱动电流降为0,直到下一次信号传输。: c- e1 j! w; ?# `   o2 [/ h# E
相对并联匹配来说,串联匹配不要求信号驱动器具有很大的电流驱动能力。; i6 n+ R5 p* t6 P# Q   t
       选择串联终端匹配电阻值的原则很简单,就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零,实际的驱动器总是有比较小的输出阻抗,而且在信号的电平发生变化时,输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器,在低电平时典型的输出阻抗为37Ω,在高电平时典型的输出阻抗为45Ω。TTL驱动器和CMOS驱动一样,其输出阻抗会随信号的电平大小变化而变化。因此,对TTL或CMOS电路来说,不可能有十分正确的匹配电阻,只能折中考虑。